This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

MANUFACTURE OF CONDUCTIVITY MODULATION TYPE MOSFET

Patent Number:

JP5343667

Publication date:

1993-12-24

Inventor(s):

HAGINO HIROYASU

Applicant(s)::

MITSUBISHI ELECTRIC CORP

Requested Patent:

☐ JP5343667

Application Number: JP19920151695 19920611

Priority Number(s): IPC Classification:

H01L29/784; H01L21/263; H01L21/324; H01L21/336

EC Classification:

Equivalents:

JP2768143B2

Abstract

PURPOSE: To reduce Vth without latchup a parasitic thyristor by accelerating a switching operation of an IGBT.

CONSTITUTION:A method for manufacturing an IGBT for controlling an operation of a bipolar transistor by a MOSFET formed of an emitter region, a base region, a conductivity modulation layer and a gate electrode of the transistor so formed as to be bridged thereover comprises the steps of damaging the modulation layer by irradiating it with an electron beam of the step 1, shortening a life time of minority carrier in the modulation layer, and damaging a gate oxide film by irradiating it with an electron beam of the step 3 to lower Vth.

Data supplied from the esp@cenet database - I2

Japanese Patent Laid - Open Publication No.5-343667

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-343667

(43)公開日 平成5年(1993)12月24日

(51)Int.CL* H 0 1 L 29/784	識別記号	庁内整理番号	FI			技術表示箇所
HOIL 29/784 21/26		8617—4M				
21/32	Z					•
		7377—4M	H 0 1 L	29/ 78	301 J 301 P	
		7377—4M	301 F 審査請求 未請求 請求項の数1(全 4 頁) 最終頁に			
(21)出願番号	特顯平4-151695	-	(71)出顧人			
(aa) 1.85 P	77 -	B		三菱電機株	ス会任 田区丸の内二丁	日2番3号
(22)出顧日	平成4年(1992)6.	A118	(72)発明者			
			(15/30/12	福岡県福岡	市西区今宿東一式会社福岡製作	
			(74)代理人			
· .						
					•	
				•		
		-				


(54)【発明の名称】 伝導度変調型MOSFETの製造方法

(57)【要約】

(19)日本国特許庁(JP)

【目的】 IGBTのスイッチング動作を早くし、寄生サイリスタのラッチアップを起こすこと無しにVthを低くするようにすることを目的とする。

【構成】 パイポーラトランジスタの動作を、そのトランジスタのエミッタ領域、ベース領域および伝導度変調層とそれらにまたがるように形成されたゲート電極とで構成されるMOSFETで制御するIGBTの製造において、工程1の電子線照射で伝導度変調層に損傷を与え、その伝導度変調層における小数キャリアのライフタイムを短くして、工程3の電子線照射でゲート酸化膜に損傷を与えVthを下げる。



【特許請求の範囲】

【請求項1】 基板上に形成された第1導電型の第1の 不純物半導体層と、前記第1の不純物半導体層の上に形 成された第2導電型の第2の不純物半導体層と、前記第 2の不執物半導体層の上に選択的に形成された第1導電 型の第3の不純物半導体層と、前記第3の不純物半導体 層の上に選択的に形成された第2導電型の第4の不純物 半導体層と、前記第2の不純物半導体層の上にその両端 が前記第3の不純物半導体層と第4の不純物半導体層と の上に架かるように形成された絶縁層と、前記絶縁層の 上に形成されたゲート電極とから構成され、前記第1の 不純物半導体層, 第2の不純物半導体層, 第3の不純物 半導体層。第4の不純物半導体層から構成されるパイポ 一ラ型のトランジスタ部を、前記第2の不純物半導体 層、第3の不純物半導体層、第4の不純物半導体層と絶 縁層、ゲート電極とで形成されるMOSFET部で制御 する伝導度変調型MOSFETの製造方法において、 電子線を前記基板に照射する第1の工程と、

前記第1の工程に次いで前記基板を加熱してアニールする第2の工程と、

前記第1の工程より低いエネルギーの電子線を前記基板 に照射する第3の工程と、

前記第3の工程に次いで前記第2の工程より低い温度で前記基板を加熱してアニールする第4の工程とを含む伝導度変調型MOSFETの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、伝導度変調型MOS FETの製造方法に関するものである。

[0002]

【従来の技術】図3は、nチャネル伝導度変調型MOS FET (IGBT:絶縁ゲート型パイポーラトランジス タ) を示す断面図である。図3において、1はp+ コレ クタ領域、2はp+ コレクタ領域1からのキャリア (ホ ール)の注入を制限するためのn+ バッファ領域、3は 高抵抗率を有するn型ポディ領域、4はn型ポディ領域 3の主表面の一部にp型不純物をイオン注入するなどの 方法で形成されたp型ペース領域、5はこのp型ペース 領域4内に選択的に高濃度のn型不純物をイオン注入あ るいは拡散することにより形成されたカ+ エミッタ領域 である。6は2つのn+エミッタ領域に両端が架かるよ うに形成されたゲート酸化膜であり、このゲート酸化膜 6は隣接するIGBTセル間で一体となるようにn型ポ ディ領域3の表面上にも形成されている。7はゲート酸 化膜6の上に形成されたポリシリコンからなるゲート電 極、8はp型ペース領域4及びn゚エミッタ領域5の両 方に電気的に接続するように形成されたアルミなどの金 属からなるエミッタ電極、9はp+コレクタ領域1の裏 面に形成された金属のコレクタ電極である。

【0003】この伝導度変調型MOSFET (IGB

T)のゲート電極7に正、エミッタ電極8にVth(関値電圧)を越える負のパイアス電圧Vg(ゲート電圧)を印加すると、n+エミッタ領域5とn型ポディ領域3で挟まれたp型ベース領域4の領域41の表面がn型に反転し(反転層)、電子がこの反転層を通って、n-エミッタ領域5からn型ポディ領域3に注入される。それにともない、p+コレクタ領域1からn+パッファ領域2を通ってn型ポディ領域3へホールが注入される。このように、IGBTは基本的にはパイポーラ的動作をする。このIGBTは、p+コレクタ領域1とn型ポディ領域3とp型ペース領域4とで形成されるトランジスタ部を、ゲート電極7とゲート酸化膜6とp型ペース領域4とで形成されるMOSFETでペース駆動する素子である。

【0004】IGBTは、以上のようにパイポーラ動作をし、n型ポディ領域3で伝導度変調が起こり、この領域の抵抗は大幅に低下し、MOSFET部が導電変調を受けるため、高耐圧化しても充分なペース電流を上記トランジスタ部に供給できるので、通常のMOSFETに20 比較して、高耐圧でオン電圧の低い素子が得られる。

【0005】ところがこのままでは、伝導度変調の担い手となる小数キャリア(ホール)がスイッチング時には

れ型ボディ領域3の残留キャリアとなるため、高速性が

阻害されターンオフ時間が長いという問題があった。こ

の残留キャリアのライフタイムを短くする制御の1つと
して、電子線照射が挙げられる。電子線照射により
ルボディ領域3に損傷を与えることで、正孔(キャリア)
のライフタイムを短くできる。またこのとき、同時に、
ゲート酸化膜6にも損傷を与え、この損傷が+イオン固

20 定電荷として働き、Vthを低下させる。

【0006】ところで、これらの損傷は熱的に不安定であるため、実用上安定させるためには、実使用上に起こる温度よりも十分に高い(約3.0.0で以上)、温度でアニールをする必要がある。このアニールによって、 n型ボディ領域3中にできた損傷やゲート酸化膜6中の損傷の一部は回復する。この回復の度合いは、温度と時間に依存し、特に温度に対する依存性は強く、温度を上げると、電子線の照射による損傷の回復量は増す。この回復メカニズムを用いることによって、高速でかつ、ラッチフップ耐性の強いディバイスが得られる。

[0007]

【発明が解決しようとする課題】 V t hは低いほど電子を多く供給することができるため、オン電圧を下げることができるが、従来のIGBTは以上のようにして製造されていたため、電子線でゲート酸化膜 6 に損傷を与えて V t hを低下させても、これらの損傷を安定させるために行うアニールでそのゲート酸化膜 6 の損傷が回復してしまい、初期設計ほど V t hが下がらないと言う問題があった。一方、 V t hを下げるための他の方法とし

50 て、p型ペース領域4の不純物温度を下げるか、ゲート

酸化膜6を薄くするかであるが、双方とも他の特性への 影響がある。

3

【0008】前者のp型ペース領域4の不純物濃度を下 げる方法によるとキャリアの数が減少し、n⁺ エミッタ 領域5直下のp型ペース領域4の横方向抵抗Rb(図 3) が大きくなり、n⁺ エミッタ領域 5, p型ペース領 域4, n型ポディ領域3, p+コレクタ領域1からなる 寄生サイリスタが動作し易くなり (ラッチアップ)、 I GBTとしての安全動作領域が低下する。また、後者の ゲート酸化膜6を薄くする方法によると、入力容量が増 えてスイッチング時間が長くなる。

【0009】この発明は、以上のような問題を解決する ためになされたもので、IGBTのスイッチング動作を 早くし、寄生サイリスタのラッチアップを起こすこと無 しにVthを低くすることを目的とする。

[0010]

【課題を解決するための手段】以上の問題点を解消する ためにこの発明では、電子線を基板に照射する第1の工 程と、第1の工程に次いで基板を加熱してアニールする 第2の工程と、第1の工程より低いエネルギーの電子線 20 を基板に照射する第3の工程と、第3の工程に次いで第 2の工程より低い温度で基板を加熱してアニールする第 4の工程と含むことを特徴とする。

[0011]

【作用】まず、始めの電子線照射で伝導度変調を起こす 領域が損傷をうけ、底の小数キャリアのライフタイムが 短くなる。この次の電子線照射では、ゲート酸化膜が損 傷を受け、Vthが下がる。

[0012]

【実施例】以下この発明の1実施例を図を参照して説明 する。図1はこの発明の製造フローを示すフローチャー トである。まず、ウエハ上にIGBTを形成する前工程 を図3を参照して説明する。ポロンなどの不純物を有す る比抵抗0.001~0.02Ω/cm程度のp+コレ クタ領域1 (基板) の上に、厚さ10~20μm, 比抵 抗0.03~0.1Qcmのn⁺ パッファ領域2をエピ タキシャル成長により形成する。さらに連続的にエピタ キシャル成長させることにより、高抵抗率のn型ポディ 領域3を形成する。例えば定格電圧が1200Vクラス のものであれば、約50~60Q/cm程度の比抵抗 で、厚さが約100μmの厚さで形成する。

【0013】次に、n型ポディ領域3上に全面に約厚さ 800~1000Å程度の酸化膜を形成し、この酸化膜 上に約5000~6000A程度のポリシリコン層を形 成する。これらの酸化膜、ポリシリコン層に対する写真 製版によってゲート酸化膜6及びゲート電極7を形成 し、このゲート電極7をマスクとし低温注入法によりポ ロンを注入し、p型ペース領域4を形成する。このとき の注入量は、4~8×10¹⁴cm⁻²程度である。さら に、同じくゲート電極7をマスクにして、p型ペース領 50 FETを製造することが可能となる。また、寄生サイリ

域4内に選択的にリン、砒素などの不純物を注入または 拡散させてn⁺ エミッタ領域5を形成する。そして、n + エミッタ領域5とp型ペース領域4とを電気的に接続 するアルミなどの金属によりなるエミッタ電極8を形成 し、さらにp+ コレクタ領域1にオーミック接続される コレクタ電板9が形成する(ステップS1)。

【0014】つぎに、この発明の工程1として、このI GBTウエハに約0.75MeV程度の加速電圧で5~ 15×10¹⁴/cm² 程度のドーズ量の電子線を照射す 10 る (ステップS2)。このとき、小数キャリアのライフ タイムは数10ns以下になっている。また、Vth は、電子線照射前には8~10V程度であったものが、 -5~0V程度まで低下する。次に、工程2として後工 程の組み立て時の熱処理などを考慮にいれ、330~3 50℃程度で1~3時間程度アニールする(ステップS 3)。すると、Vthは照射前より約2 V程度低いとこ ろまで回復する。また、その時、n型ポディ領域3の小 数キャリアのライフタイムは200~300ns程度に なっている。

【0015】次に、工程3として工程1の1回目の照射 より低い加速電圧(例えば200~300keV程度が 適当) で、かつ、約10¹⁵cm⁻²程度のドーズ量で再び 電子線照射を行う (ステップS4)。このとき、エネル ギーが200~300ke Vと低いと、n型ポディ領域 3にはその小数キャリアのライフタイムに影響を与える ような損傷はほとんどできないが、ゲート酸化膜6の中 には充分損傷ができ、Vthは低下する。このときのV thは、やはりOV近傍まで下がる。次に、工程4とし て、このVthを熱的に安定させるために、約300℃ で約1時間程度アニールする (ステップS5)。この段 階では、330~350℃以下で回復する損傷は回復し てしまっているので、小数キャリアのライフタイムはほ とんど変わらないが、2回目の電子線照射でできたゲー ト酸化膜6の中の損傷が部分的に回復するため、最終的 にVthは望ましい4~6V程度になる。

【0016】図2には各工程後のVthをキャリアライ・ フタイムの変化を示す。工程1と工程2の処理でn型ポ ディ領域3の小数キャリアのライフタイムが短くなり、 工程1~工程4の処理でVthは望ましい5V程度まで 40 下がっている。また、工程1と工程2の処理で短くなっ た小数キャリアのライフタイムは、工程3と工程4の処 理を行っても変化していない。なお、この実施例では、 nチャネルIGBTに関して述べたが、pチャネルIG BTにも適用できることは言うまでもない。

[0017]

【発明の効果】以上説明したように、この発明によれ ば、4つの工程により伝導度変調層の小数キャリアのラ イフタイムを短くすると同時にVthを適正な値にでき るので、高速でかつオン抵抗の低い伝導度変調型MOS 5

スタの動作を抑え、伝導度変調型MOSFETとしての 安全動作範囲を狭めることがないと言う効果もある。

【図面の簡単な説明】

【図1】この発明の1実施例である製造方法を示すフローチャートである。

【図2】図1のフローチャートで示す工程毎のIGBTのVthとn型ボディ領域(伝導度変調層)の小数キャリアのライフタイムの変化を示す変化図である。

【図3】伝導度変調型MOSFETの構成を示す断面図である。

【符号の説明】

- 1 p+コレクタ領域
- 2 n+パッファ領域
- 3 n型ポディ領域
- 4 p型ペース領域
- 5 n+エミッタ領域
- 6 ゲート酸化膜
- 7 ゲート電極
- 8 n+エミッタ電極

[図2]

10 9 コレクタ電極

[図1]

(دیر) ا 前工程 0.7 IGBT ウェハ製造 06 4 05 °C 04 °C £ 2 0.2 -2 Q1 工程 電子線 照射 52 1年2 **1 1 3** HIE. 1 0.75Mev~ 2Mev [図3] 工程2 アニール **S3** 330°c~350°c 1~3hrs 工程了 電子錄 照射 ·S4 0.2 Mev ~ 0.3 Mev 五 ·S5 アニール 300°c 1 hrs

フロントページの続き

(51)Int.Cl.5 H O 1 L 21/336

識別記号 庁内整理番号

FΙ

技術表示箇所